Budijanto, Arief. 2015. “DESAIN DAN SIMULASI PERANGKAT KERAS MULTIOPERAND MSB-FIRST ADDER BILANGAN BERTANDA MENGGUNAKAN VHDL”. E-NARODROID 1 (1). https://doi.org/10.31090/narodroid.v1i1.53.