BudijantoA. (2015) “DESAIN DAN SIMULASI PERANGKAT KERAS MULTIOPERAND MSB-FIRST ADDER BILANGAN BERTANDA MENGGUNAKAN VHDL”, e-NARODROID, 1(1). doi: 10.31090/narodroid.v1i1.53.