Budijanto, Arief. “DESAIN DAN SIMULASI PERANGKAT KERAS MULTIOPERAND MSB-FIRST ADDER BILANGAN BERTANDA MENGGUNAKAN VHDL”. e-NARODROID 1, no. 1 (Januari 19, 2015). Diakses Januari 24, 2026. https://jurnal.narotama.ac.id/index.php/narodroid/article/view/53.